Syscom 296-25985-5-ND Circuito Integrado Doble Contador Binario de 4 Etapas DIP-14
$39.19
(incluye IVA)
$42.47
Costo de envío no incluído, enviamos a todo Mexico. Sujeto a Cobertura.
Descripción
296-25985-5-ND Syscom Circuito Integrado Doble Contador Binario de 4 Etapas DIP-14
Caractersticas Generales
- Doble contador binario de 4 etapas independientes
- Encapsulado DIP-14 (14 pines)
- Operacin esttica completa
- Entradas con buffer
- Alimentacin comn para ambos contadores
Especificaciones Elctricas
- Tensin de alimentacin: 4.5V a 5.5V
- Nivel alto de entrada (VIH): Mnimo 2.0V
- Nivel bajo de entrada (VIL): Mximo 0.8V
- Nivel alto de salida (VOH): Mnimo 3.7V (con carga TTL)
- Nivel bajo de salida (VOL): Mximo 0.4V (con carga TTL)
Especificaciones de Velocidad
- Frecuencia mxima de reloj: 27MHz (tpico a 5V)
- Ancho mnimo de pulso de reloj: 19ns (a 5V)
- Tiempo de recuperacin de reset: 5ns
- Ancho mnimo de pulso de reset: 16ns
- Retardo de propagacin: 32ns (nCP a nQ0 a 5V)
Condiciones Operativas
- Rango de temperatura: -55C a 125C
- Tensin de alimentacin: 4.5V a 5.5V
- Corriente de alimentacin: 80A (mx. a 125C)
- Corriente de salida: 4mA (carga TTL)
Caractersticas Fsicas
- Tipo de encapsulado: DIP-14 (PDIP)
- Acabado de pines: Estao con plomo
- Resistencia trmica: 80C/W (PDIP)
- Temperatura de almacenamiento: -65C a 150C
Condiciones Mximas
- Tensin de alimentacin: -0.5V a 7V
- Corriente de salida: 25mA por pin
- Corriente total: 50mA (VCC o GND)
- Temperatura de unin: Mx. 150C
Descripcin Funcional
El dispositivo contiene dos contadores binarios de 4 etapas independientes con salidas para cada etapa. Cada contador utiliza flip-flops maestro-esclavo con avance en el flanco negativo del reloj. La entrada MR (Master Reset) pone todos los contadores en estado cero cuando est en nivel alto. Todas las entradas y salidas estn bufferizadas para mejorar el rendimiento.
El dispositivo est diseado para aplicaciones de conteo binario en sistemas digitales con capacidad para contar hasta 15 (4 bits) por cada contador. La operacin esttica permite detener el reloj sin afectar el estado almacenado.
Aplicaciones Tpicas
- Conteo binario en sistemas digitales
- Divisores de frecuencia
- Temporizadores y cronmetros
- Control de secuencias lgicas
- Interfaz con microcontroladores
- Educacin y desarrollo de proyectos
Asignacin de Pines
- 1CP: Reloj Contador 1
- 1MR: Reset Contador 1
- 1Q0-Q3: Salidas Contador 1
- 2CP: Reloj Contador 2
- 2MR: Reset Contador 2
- 2Q0-Q3: Salidas Contador 2
- VCC: Alimentacin positiva (5V)
- GND: Tierra
Ventajas Tcnicas
- Bajo consumo de potencia
- Alta inmunidad al ruido
- Diseo CMOS con salidas bufferizadas
- Compatibilidad con lgica TTL
- Rango ampliado de temperatura operativa
- Operacin estable sin rebotes
05-07-2026 05:40:07 SSN1 U-20-Gn 200592
Detalles
Comentarios
Tienes o utilizaste este producto?
Publicar comentario